在路線圖中，三星公布7nm LPP(7nm Low Power Plus)、5nm LPE(5nm Low Power Early/Plus)、4nm LPE/LPP(4nm Low Power Early/Plus)和3nm GAAE/ GAAP(3nm Gate-All-Around Early/Plus)工藝技術的計劃。其中Low Power指的是低功耗，Gate-All-Around即GAA，指全環柵技術。Early為前期，Plus為增強版。
據介紹，三星的7nm LPP將成為該公司首款使用EUV(極紫外光刻)方案的半導體工藝技術。以往三星的制程工藝都會分為LPE和LPP兩代，不過7nm算是個例外，沒有LPE。之前已公布，三星7nm LPP將于2018年下半年量產，2019年的高通和三星芯片有望采用該制造工藝。
三星表示，在7nm LPP之后推出的5nm LPE將為SoC芯片提供更大的擴展面積和超低功耗優勢。此外，FinFET技術的使用將持續至4nm工藝。相比上一代5nm，三星的4nm LPE和LPP可提供更小的尺寸、更高的性能和更快的速度。
不僅如此，三星還提及了其3nm工藝，預計于2022年量產。從3nm開始，三星將拋棄FinFET結構，轉而采用下一代器件架構GAA。為了克服FinFET結構在尺寸和性能方面的限制，三星正在開發基于GAA技術的MBCFET(Multi Bridge Channel FET，多橋通道)，預計3nm GAAE和GAAP的性能將更進一步提升。
與此同時，三星還強調了芯片關于人工智能(AI)和機器學習能力的發展。從最新的7nm LPP技術及其EUV方案超越了傳統的封裝方案，三星稱其平臺解決方案大大增加了芯片的計算能力，并加速了AI革命。
京公網安備 11010502049343號